SOLID-STATE IMAGE PICKUP DEVICE

Patent number:

JP8149376

Publication date:

1996-06-07

Inventor:

UNO MASAYUKI

Applicant:

OLYMPUS OPTICAL CO

Classification:

- international:

H04N3/15; H04N5/235; H04N3/15; H04N5/235; (IPC1-

7): H04N5/335

- european:

H04N3/15E; H04N3/15E2; H04N5/235C

Application number: JP19940308435 19941118 Priority number(s): JP19940308435 19941118


Report a data error here

Also published as:

US5619262 (A1)

Abstract of JP8149376

PURPOSE: To provide a solid-state image pickup device provided with a means integrated on a same chip for a sensor section, operated within the same power supply voltage as the sensor and detecting the lightness of the sensor section. CONSTITUTION: The solid-state image pickup device is configured such that a unit cell 4 is formed with a photodiode 1 and 1st and 2nd transistors(TRs) 2, 3 to which each one terminal of the TRs is connected to the photodiode 1, the unit cells 4 are arranged linearly or in twodimension, the other terminal of the 1st switching TR 2 is connected to an integration device 5 detecting an integrated charge in the photodiode 1, the other terminal of the 2nd switching TR 3 is connected in common to all the unit cells 4 and to a current detector 9 detecting the charge of the light made incident in the unit cell 4 as a current.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平8-149376

(43)公開日 平成8年(1996)6月7日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H 0 4 N 5/335

Q

審査請求 未請求 請求項の数11 FD (全 10 頁)

(21)出願番号

特願平6-308435

(71)出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(22)出願日 平成6年(1994)11月18日

(72)発明者 宇野 正幸

東京都渋谷区幡ケ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 最上 健治

(54) 【発明の名称】 固体撮像装置

(57)【要約】

【目的】 センサ部と同一チップ上に集積可能で、且つ センサと同じ電源電圧内で動作可能なセンサ部上の明る さを検出する手段を備えた固体撮像装置を提供する。

【構成】 フォトダイオード1と該フォトダイオード1 に一端を接続した第1及び第2のスイッチングトランジ スタ2, 3とで単位セル4を構成し、該単位セル4を一 次元又は二次元状に配列し、第1のスイッチングトラン ジスタ2の他端はフォトダイオード1の電荷積分値を検 出する積分器5に接続し、第2のスイッチングトランジ スタ3の他端は全ての単位セルで共通に接続し、単位セ ルに入射した光電荷を電流値として検出する電流検出器 9に接続して固体撮像装置を構成する。



1:フォトダイオード

2, 3:スイッチングトランジスタ

4:単位セル

5: 積分器

6:選択スイッチ

7:出力信号線 8:信号線

9:電流検出器

10:シフトレジスタ

【特許請求の範囲】

【請求項1】 フォトダイオードと該フォトダイオードに一端を接続した第1及び第2のスイッチとを有する単位セルを、一次元又は二次元状に配列し、第1のスイッチの他端は前記フォトダイオードに入射した光により発生した電荷の積分値を検出する積分器又は電荷検出器に接続し、第2のスイッチの他端は、全ての単位セル又は複数個の一部の単位セル単位で共通に接続して、共通に接続された単位セルに入射した光電荷を電流値として検出する電流検出器に接続したことを特徴とする固体撮像装置。

【請求項2】 一次元又は二次元状に配列された単位セルを複数プロックに分割し、前配第2のスイッチの他端は前記分割プロック毎に共通に接続され、該分割プロック毎に前記電流検出器を備えていることを特徴とする請求項1記載の固体撮像装置。

【請求項3】 前記単位セルは一次元のライン状に配列され、各単位セルの第1及び第2のスイッチの制御端子はそれぞれ共通に接続されて、第1のスイッチの制御端子には第2のスイッチの制御端子に印加される制御信号の反転信号が印加されるように構成されており、第1のスイッチに接続される積分器と第2のスイッチに接続される電流検出器は、それぞれ入力が低インピーダンスとなり且つ入力電位がほぼ等しくなる帰還型の回路で構成されていることを特徴とする請求項1又は2記載の固体撮像装置。

【請求項4】 前記積分器又は電荷検出器は、感度切り換え用の制御信号により感度切り換えが可能に構成されており、該感度切り換え用制御信号は、前記電流検出器で検出された電流値に基づいて設定されるように構成さ30れていることを特徴とする請求項1~3のいずれか1項に記載の固体撮像装置。

【請求項5】 前記電流検出器は、対数圧縮型に構成されており、該電流検出器の出力により積分器の積分時間を制御するように構成されていることを特徴とする請求項1~4のいずれか1項に記載の固体撮像装置。

【請求項6】 前記単位セルは二次元状に配列され、垂直方向に配列された各単位セルの第1のスイッチの他端は共通にして、一端がそれぞれ個別の電荷検出回路に接続された各垂直信号線に接続され、水平方向に配列され 40 た各単位セルの第2のスイッチの他端は共通にして、一端が単一の電流検出器に接続された共通信号線にそれぞれ接続されていることを特徴とする請求項1記載の固体撮像装置。

【請求項7】 前記水平方向に配列された各単位セルの第1及び第2のスイッチの制御端子は、それぞれ共通にして垂直方向に走査されるシフトレジスタに接続されていることを特徴とする請求項6記載の固体操像装置。

【請求項8】 前記各単位セルの第1のスイッチをオフ してから第2のスイッチをオンするまでの積分時間は、 前記電流検出器の出力により設定されるように構成されていることを特徴とする請求項6又は7記載の固体撮像装置。

【請求項9】 前記各垂直信号線に設けられた電荷検出器は、前記電流検出器の出力に基づいて、感度の切り換えが可能に構成されていることを特徴とする請求項6~8のいずれか1項に記載の固体撮像装置。

複数個の一部の単位セル単位で共通に接続して、共通に 接続された単位セルに入射した光電荷を電流値として検 出する電流検出器に接続したことを特徴とする固体撮像 10 してテコーダに接続されていることを特徴とする請求項 装置。 「請求項10」 前記水平方向に配列された各単位セルの 第1及び第2のスイッチの制御端子は、それぞれ共通に してテコーダに接続されていることを特徴とする請求項 6記載の固体撮像装置。

【請求項11】 前記単位セルの第2のスイッチは、水平方向に配列された複数の行の各単位セル毎に制御できるように構成され、前記複数の行は前記電流検出器の出力により設定されるように構成されていることを特徴とする請求項6又は10記載の固体撮像装置。

【発明の詳細な説明】

[0001]

[産業上の利用分野] この発明は、フォトダイオードを 含む単位セルを一次元状に配列したラインセンサ及び二 次元状に配列したエリアセンサ等の固体撮像装置に関 し、特に様々な明るさの被写体に対して最適な出力が得 られるようにした固体撮像装置に関する。

[0002]

【従来の技術】近年、固体撮像装置は様々な分野に利用されている。例えば、ビデオムーピーやスチルピデオ等に用いられるエリアセンサや、コピーマシン、ファクシミリ、スキャナ等に用いられるラインセンサがあり、またカメラのオートフォーカス等にもラインセンサ等が用いられている。

【0003】近年デジタル処理の拡がりにより、これらのシステムにおいては、殆どが固体撮像装置の出力をA/D変換器によりデジタル符号化して、信号処理するシステムになっており、A/D変換器の主流は8ビットタイプである。これは画像情報を扱う上で最小限の諧調であるが、この諧調を得るためには、A/D変換器入力レンジにセンサ出力を最適に合わせる必要がある。

【0004】上記利用分野のうち、コピーマシン、ファクシミリ、スキャナ等においては、被写体を置く位置が決まっている上、一定の光源で照らすため、A/D変換器入力レンジに合わせた最適なセンサ出力を得ることが比較的容易である。

【0005】しかしながら、ビデオムービー、スチルビデオあるいはカメラのオートフォーカス用センサ等においては、被写体の明るさの範囲は非常に広範囲であり、その広範囲な明るさに対応するため、絞りの制御や電子シャッタ等による露光時間(積分時間)の制御、又はセンサ出カとA/D変換器入力の間にゲインコントロール増幅器を設けて、そのゲインを制御する等の方法がとらかれている。

-782-

【0006】これらの制御を行うためには、被写体の明 るさを正確に検出することが必要であり、このための方 法として、特開平4-255184号公報には、次に述 べるような固体撮像装置が開示されている。この公報開 示のものは、要約すると、固体撮像素子に光が入射して 発生した電子・正孔対のうち、画素に蓄積するキャリア と反対の極性のキャリアを電流として検出し、その電流 を露出情報とする内容のものであり、図10にCCD型固 体撮像装置に適用した構成例を示す。

素用フォトダイオードを形成するためのn型拡散層、10 3 は画素間分離用のp型チャネル・ストップ拡散層, 10 4 は転送CCD, 105 は転送CCD104 の制御電極であ る。転送CCD104 の表面には遮光膜106 が施されてお り、pn接合型のフォトダイオード部のみに光が入射す*

 $V_{001} = V_{308} - (I_P + I_{0P}) \cdot R_L$

ここで、Vsum は基板電圧、In は入射した光の量に対 応する光電流、 Ior は暗時でも流れるオフセット電流、 R1 は電流-電圧変換アンプ108 の帰還抵抗である。上 光量の情報があらわれる。オフセット電流 I or が光電流 I. に比べて十分小さなときは、次式(2)で近似され る。

 $V_{0DT} = V_{SDB} - I_{P} \cdot R_{L} \cdot \cdot \cdot \cdot \cdot (2)$

【0009】このように、光電流 In に対して変化する 出力電圧Voorに基づいて、絞り、積分時間、ゲインコ ントロール増幅器等を制御すればよい。

[0010]

【発明が解決しようとする課題】しかしながら、上記公 ある。第1点は、図10に示した電流-電圧変換アンプ は、通常のプロセスのセンサではセンサ上にオンチップ 化できない点である。この理由は、図10に示した固体撮 像装置における基板電圧Vsus は、チップ上で扱う信号 電位に対して最低の電位をとらなければならないが、出 力電圧 V゚ロッ の出力は、電流がはき出し方向のため、基 板電圧Vsus よりも低い電圧となり、必然的にセンサチ ップ上では扱えない電位となるためである。

【0011】第2点は、システムの電源電圧範囲が大き の動作には基板電位に対して正の電源が必要なのに対 し、電流-電圧変換アンプは負の電源が必要となる。こ のため、トータルの電源電圧範囲は広くなり、通常のシ ステムの有する電源範囲では、図10に示した構成は用い られない場合が多くなる。

【0012】第3点目は、センサ上の任意のプロックに 分けた出力を得にくいことである。上記公報には、図11 に示すように、基板電極を複数に分けて出力をとる実施 例が示されている。なお図11において、111 は複数に分 けたプロック間に形成されるチャネル・ストップ拡散領 50 セル又は複数個の一部の単位セル単位で共通に接続し、

*るようになっている。

【0008】そしてこのようなCCD型固体撮像装置に おいて、基板101 の電位をとるため基板裏面に形成した 基板電極107 は、撮像素子のパッケージのチップ搭載面 と電気的に導通がとられており、パッケージの出力ピン の一つの端子に接続されている。この端子は、通常、基 板電位を与えるため電源又はグランドに接続されている が、この構成例においては、電流値を検出するために、 電流-電圧変換アンプ108 に接続されており、この電流 【0007】図10において、101 はp型基板、102 は画 10 -電圧変換アンプ108 が露出検出手段を構成している。 この電流-電圧変換アンプ108 において、基板電極107 は一側端子に接続されており、この一側端子は仮想接地 により+側端子と同電位が与えられる。そのため出力端 子109 には、次の(1)式で示す出力電圧 Vour が現れ

$\cdots (1)$

域で、112 は撮像面を示している。

【0013】しかしながら、これを実現するには、オフ セット電圧が全く存在しない電流-電圧変換アンプでな 記(1)式からわかるように、出力電圧 $\mathbf{V}_{\mathfrak{oo}_7}$ には入射 20 ければならない。すなわち、もし電流-電圧変換アンプ にオフセット電圧があり、複数個のアンプ間でオフセッ ト電圧がばらつくと、それぞれのプロック毎に、基板電 極にかかる電圧が異なることになる。それにより、プロ ック間で電流が流れ、これが誤差成分となってしまうた め、正確にプロックに分けることができない。したがっ て、実際にはプロック分けは困難である。

【0014】本発明は、従来の固体撮像装置における上 記問題点を解消するためになされたもので、第1の目的 は、センサ部と同一チップ上に集積可能で、しかもセン 報開示の固体撮像装置においては、次のような問題点が 30 サ部と同じ電源電圧内で動作可能なセンサ部上の明るさ を検出する手段を備え、センサ部を任意のプロックに分 割可能な固体撮像装置を提供することであり、これは全 ての請求項記載の発明の目的である。 また第2の目的 は、得られた明るさ情報によりセンサ部の出力を最適に するための積分時間及びゲイン等の制御手段を備えた固 体撮像装置を提供することであり、これは請求項4, 5, 8, 9, 11記載の各発明の目的である。また第3の 目的は、センサ部を構成するフォトダイオードが光電流 により飽和することを防ぐようにした固体撮像装置を提 くなることである。例えば、図10に示した固体撮像装置 40 供することであり、これは請求項2,10,11記載の各発 明の目的である。

[0015]

【課題を解決するための手段及び作用】上記問題点を解 決するため、本発明は、フォトダイオードと該フォトダ イオードに一端を接続した第1及び第2のスイッチとを 有する単位セルを、一次元又は二次元状に配列し、第1 のスイッチの他端は前記フォトダイオードに入射した光 により発生した電荷の積分値を検出する積分器又は電荷 検出器に接続し、第2のスイッチの他端は、全ての単位

共通に接続された単位セルに入射した光電荷を電流値と して検出する電流検出器に接続して固体撮像装置を構成 するものである。

【0016】このように構成した固体撮像装置において は、単位セル毎の積分値を検出する単位セル群と共に、 該単位セル群上の平均的な明るさを検出する電流検出器 を同一チップ上に集積化できると共に、積分器又は電荷 検出器と電流検出器は同じ極性の電荷を扱うため、両者 は同一の電源で動作させることができる。また単位セル 群を複数のブロックに分ける場合も、第2のスイッチの 10 ングトランジスタ15を順次ONしながら、出力信号線7 他端をブロック別に接続することにより、任意に分ける ことが可能となる。

[0017]

【実施例】次に実施例について説明する。図1は、本発 明をフォトダイオードを一次元に配列したラインセンサ に適用した第1実施例を示す回路構成図である。図1に おいて、1はフォトダイオードで、2、3は該フォトダ イオード1にそれぞれ一端を接続し、それぞれ制御信号 Φ_{r} , $/\Phi_{r}$ (Φ_{r} の反転信号) でON, OFFされる を構成している。そして単位セル4は一次元状に配列さ れている。各単位セル4のスイッチングトランジスタ2 の他端は、それぞれ光電荷を蓄積するための積分器5の 入力端に接続され、該積分器5の出力端は選択スイッチ 6を介して出力信号線7に接続されている。各積分器5 の出力は、シフトレジスタ10を走査することより選択ス イッチ6を駆動して、出力信号線7の出力端子7aより 読み出すことができるようになっている。一方、スイッ チングトランジスタ3の他端は、電流読み出し用の信号 線8に共通に接続され、電流検出器9に入力されるよう 30 になっている。

【0018】次に、このように構成された第1実施例の 動作について説明する。まず制御信号/ Φ_T を "H", Φ₁ を "L" として、電流検出器 9 により一次元状に配 列された単位セル群の面上の平均照度が検出され、これ により積分時間が設定される。次に、制御信号Φ, を "H", /Φ, を"L"として光積分を行い、電流検出 器9により設定された積分時間経過後に、制御信号Φ1 を "L" にして積分を終了する。その後、シフトレジス タ10を走査して、各単位セル4の出力 Sour を出力端子 40 7aより読み出す。このような構成においては、電流検 出器9で単位セル4に入射された光の総和が検出できる ため、単位セル群を形成しているチップ上に演算回路を 形成することにより、オンチップ上で積分制御が可能と なる。

【0019】次に、図1に示した積分器5及び電流検出 器9の具体的な構成例を、図2に基づいて説明する。図 2において、積分器は、ソースが接地された n M O S ト ランジスタ11と定電流源として動作するpMOSトラン ジスタ14とで構成されるソース接地型の反転増幅器と、

その入力端 (n MOSトランジスタ11のゲート) と出力 端(nMOSトランジスタ11のドレイン)の間に設けら れた蓄積容量索子12及びリセット用スイッチングトラン ジスタ13とで構成されている。この積分器の入力は、こ れらのフィードバック系により低インピーダンスとなっ ており、入力電位はソース接地型nMOSトランジスタ 11のゲート・ソース間電圧 Ve.1 である。このように構 成された積分器は、各単位セル毎に設けられており、シ フトレジスタ10を走査させることにより、選択スイッチ より各単位セルに対応した出力が得られるようになって

【0020】一方、各単位セル4のスイッチングトラン ジスタ3の他端は共通にして共通信号線8に接続されて おり、該共通信号線8は光電荷を転送する転送用トラン ジスタ22を介して、対数圧縮用ダイオード24に接続され ている。そして転送用トランジスタ22のゲートは、ソー ス接地型のnMOSトランジスタ21と定電流源として動 作するpMOSトランジスタ23とからなる反転増幅器の スイッチングトランジスタであり、これらで単位セル4 20 出力端(nMOSトランジスタ21のドレイン)に接続さ れ、ソースは反転増幅器の入力端(nMOSトランジス タ21のゲート) に接続されている。このため、反転増幅 器の入力、すなわち共通信号線8は、反転増幅器の出力 からのフィードバックがかかっているため、低インピー ダンスとなっており、その電位はソース接地型nMOS トランジスタ21のゲート・ソース間電圧 V *** となって

> 【0021】また、転送用トランジスタ22のドレインは 対数圧縮用ダイオード24に接続されており、電流検出用 の共通信号線8を介して流れる光電流はダイオード24で 圧縮される。このダイオード24の出力は、レベルシフト 機能を有する差動アンプ25によって、後段の入力レンジ に合わせた信号レベルで、端子25aより出力信号Moor として出力される。したがって、この後段にA/D変換 器及び制御回路等を設けることにより、積分時間を演算 し、タイミングを制御することが可能となる。

【0022】次に、図2に示した積分器及び電流検出器 の動作を、図3に示すタイミングチャートに基づいて説 明する。基本的な動作モードは、リセット、積分、読み 出し、待機の4つのモードである。図3のタイミングチ ャートにおける期間Toは待機モードであり、このとき 制御信号 Φ_r は "L", $/\Phi_r$ は "H" となっており、 光電流は電流検出器9に流れ、端子25aより入射光に対 応した出力信号Mourが出力される。この出力により積 分時間が設定可能となる。次に、期間T1 のリセットモ ードでは $\Phi_{\text{T}} = \text{"H"}$, $/\Phi_{\text{T}} = \text{"L"}$ となり、各フォ トダイオード1は積分器側に接続され、またΦ₁s= "H"となっているため、積分容量素子12はリセット状 態となっている。期間Tz の積分モードで、Φュs= "L"とすると、各フォトダイオード1に入射した光電

50

荷は積分容量素子12に蓄積され、積分器出力 Vォュ の電位 は上昇する。この期間Tzの積分時間は、期間Toでの 出力信号Mour により決定され、その積分時間が経過し た後に、 $\Phi_{7} = "L"$, $/\Phi_{7} = "H"$ となり、積分が 終了する。期間T:の読み出し及び待機モードにおい て、シフトレジスタ10を走査して各積分器出力を出力端 子7aより得ると同時に、光電流は電流検出器9に流れ るため、次のサイクルの積分時間を決定できる。

【0023】図2に示した構成の動作方式には、次のよ うな特徴がある。すなわち、積分器及び電流検出器とも 10 にソース接地型の反転増幅器で構成されているため、両 者の回路は同一電流で動作が可能であり、なお且つ低電 圧動作に適した構成になっており、当然のことながら同 ーチップに集積可能である。また周期的な動作でなく、 1ショット動作の場合でも、期間T。 において明るさを 検知できるため、最適な積分時間が設定できることも、 カメラのオートフォーカス用センサなど、1回の積分で 距離情報を得たい用途には適している。

【0024】更に、読み出し期間中(期間T3) におい が入射したときに電荷が積分器にあふれ出して、結果的 に雑音となるという現象が防ぐことができる。それと同 時に積分器の入力電位Vtilと電流検出器の入力電位V **2 を、V**1 =V**2 となるように、nMOSトラン ジスタ11、21のトランジスタ寸法とパイアス電流を定め ておけば、フォトダイオードに印加される電位は常に一 定であるため、積分器のパイアス電流が小さくても、期 間Tiのリセット時間を短くできるという特徴も備えて いる。実際には素子間のばらつき等で、完全にV*** = はない。

【0025】以上の特徴の他に、図1及び図2に示した 構成の固体撮像装置は、単位セル(画素)群を任意のプ ロックに分けやすいという特徴も備えている。図1及び 図2に示した実施例では、スイッチングトランジスタ3 の他端は全単位セル共通となり、電流検出器9に接続さ れているが、これを数プロックに分け、プロック毎に電 流検出器を設けることにより、簡単に任意のプロックに 分けられる。図4に、2つのプロックに分けたときの構 成例を示す。図4においては、積分器等は省略されてい 40 行うことができる。 るが、図1及び図2に示したものと同様に、各フォトダ イオード毎に設けられている。

【0026】上記第1実施例では、対数圧縮された出力 により、積分時間の制御をするように構成されている が、実際のシステムでは、積分時間の制御だけで最適出 力を得るには、積分時間範囲を非常に広範囲としなけれ ばならないので、ゲインの制御を同時に行うのが一般的 である。次に、このゲイン制御を行うようにした第2実 施例を、図5に基づいて説明する。

[0027] この実施例における積分器は、図5に示す 50 に、それに対応した電流I, 'を電流コンパレータに流

ように、図2に示した第1実施例における積分器を構成 している反転増幅器の入出力間に、スイッチングトラン ジスタ17と容量索子16の直列接続回路を、蓄積容量素子 12と並列に接続した構成となっている。そして、スイッ チングトランジスタ17のゲートに印加されるΦ ε ε を "H"とすると、容量素子16が蓄積容量素子12と並列に 接続されて、積分容量が大きくなって感度が低くなり、 一方、Φεc を "L"とすると、積分容量は小さくなって 感度は高くなる。

【0028】この構成の積分器は、出力信号線7にゲイ ンコントロールアンプを設けるのと作用は同じである が、各単位セル毎に感度を切り換える方が、nMOSト ランジスタ11のVょ・・の単位セル間のばらつきの影響を 小さくできる。このように構成した感度切り換え可能な 積分器を各単位セルに設ける。

【0029】この実施例における電流検出器の構成は、 入力段は図2に示した第1実施例と同じ構成とし、対数 圧縮ダイオードの代わりに、基準電流 Irer と光電流 I を比較する電流コンパレータを接続している。この電 て、フォトダイオードに電荷が蓄積しないため、強い光 20 流コンパレータは、光電流 I に対応した電流を折り返 **すpMOSトランジスタ26.27からなるカレントミラー** と、基準電流 I... を流す基準電流源30と、基準電流 I rar に対応した電流を折り返すnMOSトランジスタ2 8、29からなるカレントミラーと、インパータ31と、ラ ッチ動作をするD型フリップフロップ32とで構成されて

【0030】このように構成された電流コンパレータに おいて、pMOSトランジスタ26と27及びnMOSトラ ンジスタ28と29が同じ寸法とすると、 I 、 く I ... のと $V_{\mathfrak{g},\mathfrak{g}}$ とはならないが、0.1 V程度の差なら大きな問題 30 きはインパータ入力は"L", $I_{\mathfrak{g}}>I_{\mathfrak{g},\mathfrak{g}}$ のときはイ ンパータ入力は "H" となる。したがって、I 、 <I rer すなわち被写体が暗いときは、Φcc = "L" とし、 Ι, > Ι,,, すなわち被写体が明るいときは、Φςς= "H" とすると、ダイナミックレンジを広げることがで きる。また、この実施例においては、積分期間中に明る さが変わってΦεεが切り換わることを防ぐために、Φες の立ち上がりに同期してΦcc をラッチするD型フリップ フロップ32を挿入している。このような構成により、明 るさに対応してオンチップ上で自動的に感度切り換えを

> 【0031】次に、図2に示した第1実施例における対 数圧縮出力による積分制御と、図5に示した第2実施例 における感度切り換えを同時に行うようにした第3実施 例について説明する。図6は第3実施例における光電流 検出器を示す図である。この光電流検出器は、図2に示 した対数圧縮型の光電流検出器に図5に示した電流コン パレータを追加した構成であるが、その特徴とするとこ ろは、共通信号線8に流れる光電流 1, を、転送トラン ジスタ22を介して圧縮用ダイオード24に流し込むと同時

すようにした点である。

【0032】図6において、ゲート・ドレインが短絡さ れたnMOSトランジスタ33には、pMOSトランジス タ35によりパイアス電流が与えられているが、そのパイ アス電流は、pMOSトランジスタ35のゲートがpMO Sトランジスタ23のゲートに接続されているため、nM OSトランジスタ21に流れる電流 I втля に対応し、pM OSトランジスタ23と35、及びnMOSトランジスタ21 と33が、それぞれ同一寸法ならば、 [11145 +]1 / が n 比べてバイアス電流を十分大きくしておけば、Vanz = Veia となる。なお、Veii はnMOSトランジスタ33 のゲート・ソース間電圧である。

【0033】また、nMOSトランジスタ34のゲートは nMOSトランジスタ22のゲートと同じノードに接続さ れているため、nMOSトランジスタ22とnMOSトラ ンジスタ34のソース・ゲート間電圧はほぼ等しくなる。 したがって、nMOSトランジスタ34に流れる電流 I, 'は、I, '= I, となり、この I, 'を利用して 電流比較を行うことができる。

【0034】この図6に示した第3実施例の電流検出器 を用いることにより、積分時間の決定及び感度切り換え が同時に可能となるため、積分時間の設定可能な範囲が 小さくても、広範囲な明るさに対応することが可能とな

【0035】上記各実施例は、一次元センサに関するも のであるが、一次元センサの場合は、フォトダイオード に接続される2つのスイッチングトランジスタの制御信 号を反転信号とすることにより、光電流でフォトダイオ とが可能である。

【0036】次に、単位セルを二次元に配列したエリア センサに本発明を適用した第4実施例を、図7に基づい て説明する。図7に示すように、単位セル4は、図1に 示した第1実施例と同様に、フォトダイオード1と並列 に接続される2つのスイッチングトランジスタ2,3に より構成されている。このような構成の単位セル4を二 次元のアレイ状に配列し、スイッチングトランジスタ2 の一端は各列毎に共通に垂直信号線41に接続し、各垂直 信号線41毎に図1に示した第1実施例と同様な構成の積 40 分器5を設け、各積分器5の出力は水平シフトレジスタ 42を走査することにより、バッファ43を介して出力端子 44より出力Sour として読み出せるようになっている。 積分器5自体の構成は、図1,2又は5に示したものと 同様でよいが、ラインセンサの場合と異なる点は、光電 荷の積分は各フォトダイオード自体で行い、その積分さ れた電荷を積分器5で検出する点である。この点でこの 実施例の積分器5は、電荷検出器として動作していると いえる。

【0037】一方、スイッチングトランジスタ3の一端 50 いダイナミックレンジを得ることができる。

10

は、全単位セル共通にして共通信号線8に接続されてお り、該共通信号線8は光電流検出器9に接続されてい る。そして2つのスイッチングトランジスタ2,3は、 垂直シフトレジスタ45で走査されるパルスΦ ι, Φ 11 (i=1, 2, ···m) により、行毎に制御される ようになっている。なお、光電流検出器9は、図2, 5,6に示したと同様な構成のものを用いることができ る。

【0038】次に、このように構成された第4実施例の MOSトランジスタ33に流れる。したがって、I, 'に 10 動作を、図8に示すタイミングチャートを参照しながら 説明する。なお各スイッチングトランジスタ2、3は、 いずれも"H"レベルが制御電極に印加されたときO N、"L"レベルが印加されたときはOFFするものと する。1行目の単位セル(画素)の読み出しを行うに は、まず積分器5のリセットを行うためΦεs = "H" と する。次に Φ_{13} = "L" とした後に Φ_{71} = "H" とし て、1行目の各単位セルに蓄積された光電荷を積分器5 に転送する。これにより各積分器5の出力端には、各単 位セルに蓄積された電荷に対応した出力が保持される。 20 その後、 Φ_{11} = "L" として、水平シフトレジスタ42を 走査して各積分器5の出力を読み出す。この読み出し期 間中、Φ₈₁ = "H" としておくと、効率よく光電流を読 み出すことができる。

【0039】以上の動作を1水平走査期間で行うが、テ レビ信号として扱うには、Φrs = "H" 及びΦri = "H"とする動作を水平プランキング期間で行えばよ い。この動作を垂直シフトレジスタ45を走査しながら、 全行について行うわけであるが、1行目の単位セルの蓄 積時間は、Φι1が "H" から "L" となった時点からΦ ード及び積分器を飽和させないという特徴をもたせるこ 30 r1 = "H"となるまでの時間であり、この蓄積時間を変 えるには、Φμιの立ち下がりのタイミングを変えればよ い。図8に示したタイミングチャートのΦ11の波形にお いて、破線で示すように動作させることにより、積分 (蓄積) 時間を短くすることができる。

> 【0040】図7に示した第4実施例においては、各単 位セル4を構成するスイッチングトランジスタ3の一端 は全単位セル共通に接続されており、電流検出器9は全 体で1個設けられているが、単位セルアレイを複数個の プロックに分割し、各分割プロック毎に電流検出器を設 けるように構成することもできる。図9に、各行毎に電 流検出器を設けるようにした第5実施例の構成を示す。 このように各行毎に電流検出器9を設けることにより、 複数行の光電流を検出する場合でも、その行毎の明るさ のばらつきに対する情報を得ることができる。

【0041】図7又は図9に示した第4又は第5実施例 においても、ラインセンサの場合と同様に積分時間の制 御ができ、また垂直信号線に接続された積分器5を、図 5に示した構成のように、感度切り換えが可能な形式に しておくことよって、感度切り換えを併用して、より広

【0042】上記図7、図9に示した第4又は第5実施 例では、垂直走査回路45により周期的に走査する通常用 いられている方式を用いたものを示したが、図7、図9 における垂直シフトレジスタ45をデコーダに置き換える ことにより、垂直方向の撮像範囲を可変できるラインセ ンサとして用いることができる。

【0043】このようにデコーダを用いる場合には、Φ 11, Φ₁1のいずれか一方のみが "H"、他方が "L" と なるように設定を行い、垂直方向の特定部分のみ列毎に 積分を行い、他の部分は電流検出器 9 に光電流を掃き出 10 して、明るさの情報が得られると同時に、スメア、ブル ーミング等を防ぐことができる。

【0044】このような用い方においては、図9に示し た実施例のように、行毎の明るさを検出できるようにし た方が、より有効な情報を得ることができる。例えば、 まず最初に各行毎の電流を検出して積分を行う範囲を決 定する等を行うことができる。

【0045】また、デコーダを用いて積分領域を選択す る方式においても、上記各実施例のように電流検出器に よる情報をもとに、積分時間、感度等を決定すればよい 20 9 電流検出器 が、このようなデコーダを用いた構成の場合には、上記 のような制御の他に、積分器で積分する行の数を明るさ に応じて変化させるという制御が可能である。例えば、 明るいときには1行分のみを積分器で積分し、暗さに応 じて加算する行を多くすればよい。このように構成する ことによって、更に広範囲な明るさに対応可能となる。

【発明の効果】以上実施例に基づいて説明したように、 本発明によれば、単位セル毎の積分値を検出する単位セ ル群と共に、該単位セル群上の平均的な明るさを検出す 30 22 転送用トランジスタ る電流検出器を同一チップ上に集積化できると共に、積 分器又は電荷検出器と電流検出器を同一の電源で動作さ せることができ、また単位セル群を複数のプロックに任 意に分けることが可能である。またラインセンサを構成 した場合には、単位セルを構成するフォトダイオードの 飽和を防止することが可能となる。

【図面の簡単な説明】

[0046]

【図1】本発明に係る固体撮像装置の第1実施例を示す 回路構成図である。

【図2】図1に示した実施例における積分器及び電流検 40 35 pMOSトランジスタ 出器の具体的な構成例を示す図である。

【図3】図2に示した積分器及び電流検出器の動作を説 明するためのタイミングチャートである。

【図4】図1に示した第1実施例の変形例を示す図であ る。

12

【図5】本発明の第2実施例を示す回路構成図である。

【図6】本発明の第3実施例の要部を示す回路構成図で ある。

【図7】本発明の第4実施例を示す回路構成図である。

【図8】図7に示した第4実施例の動作を説明するため のタイミングチャートである。


【図9】本発明の第5実施例を示す回路構成図である。


【図10】従来のCCD固体撮像装置の構成例を示す図で ある。


【図11】従来のCCD固体撮像装置においてブロック単 位の情報を得る場合の構成例を示す図である。

【符号の説明】


- 1 フォトダイオード
- 2, 3 スイッチングトランジスタ
- 4 単位セル
- 5 積分製
- 6 選択スイッチ
- 7 出力信号線
- 8 信号線
- - 10 シフトレジスタ
 - 11 nMOSトランジスタ
 - 12 蓄積容量素子
 - 13 リセット用スイッチングトランジスタ
 - 14 pMOSトランジスタ
 - 15 選択スイッチングトランジスタ
 - 16 容量素子
 - 17 スイッチングトランジスタ
 - 21 ソース接地型nMOSトランジスタ
- - 23 pMOSトランジスタ
 - 24 対数圧縮用ダイオード
 - 25 差動アンプ
 - 26, 27 pMOSトランジスタ
 - 28, 29 n MOSトランジスタ
 - 30 基準電流源
 - 31 インパータ
 - 32 D型フリップフロップ
 - 33, 34 nMOSトランジスタ
- 41 垂直信号線
- 42 水平シフトレジスタ
- 43 パッファ
- 44 出力端子
- 45 垂直シフトレジスタ








[図9]




【図11】



111:チャネル・ストップ拡散領域

112:投像面

【図10】



101:p型基板 102:n型拡散層

103:p型チャネル・ストップ拡散暦 104:転送CCD 105:制御電極

106: 遮光膜

107:基板電極 108:電流-電圧変換アンブ